This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-031266

(43)Date of publication of application: 01.02.1990

(51)Int.CI.

G06F 13/38

(21)Application number: 63-182107

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

21.07.1988

(72)Inventor: KOMORI NOBUFUMI

TAKADA HIDEHIRO TAMURA TOSHIYUKI ASAI FUMIYASU YAMAZAKI TETSUO


SHIMA KENJI

(54) DATA TRANSFER DEVICE AND PIPELINE PROCESSOR USING THE TRANSFER DEVICE

(57)Abstract:

PURPOSE: To reduce the current consumption and the calorific value by fixing the transfer gate prepared at the feedback side of each static data latch circuit into a nonactive state as long as the data are smoothly transferred.

CONSTITUTION: When a data retention detecting circuit 870 detects the retention of data, the data transfer control circuits 851-854 permit the charging/discharging of the transfer gates prepared at the feedback sides of the static parallel data latch circuits 861-864 of each stage. While said charging/discharging / is inhibited and an OFF state is always kept in the case no retention of data is detected. Thus it is possible to reduce the current consumption and the calorific value and also to apply this data transfer system to a pipeline processor.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

の 特許 出願 公開

⑫公開特許公報(A) 平2-31266

௵Int. Cl. ⁵ G 06 F 13/38 盎別配号

庁内整理番号

❷公開 平成2年(1990)2月1日

310 G 8840-5B

審査請求 未請求 請求項の数 2 (全14頁)

データ転送装置及びそれを使用したパイプライン処理装置 の発明の名称

> 頭 昭63-182107 创特

顧 昭63(1988)7月21日 ②出

伸 **加発明者** 小 守

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

裕 @発 明 髙 æ 英

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

俊 之 田村 四発 明

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

三菱電機株式会社 の出質の人

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 增雄 ②代 理 人

外2名

最終頁に続く

- 1. 発明の名称 データ転送装置及びそれを使用 したパイプライン処理装置
- 2. 特許請求の範囲
 - (1) 各段を構成するスタティック型並列データ ラッチ目路を複数縦列接続してなるデータ転 送路と、

前記データ転送路の各段に対応して設けら れ、データの転送方向に拾う次段に有意なデ ータが存在しない場合にはデータを連続的に 転送し、衣食に有意なデータが先行して存在 する場合にはデータの転送を禁止すべくデー タラッチ伐号を制御するデータ転送制御信号 を出力するデータ転送制御国路と、

前記データ転送制御信号の状態に基づいて、 データの停滞を検出するデータ停滞検出回路 とを値え、

前記データ転送製御回路は、前記データ停 潜検出詞路がデータの停滯を検出している場 合は前記ラッチ国路に対してデータラッチの

製御を行い、前記データ停滞検出回路がデー 夕の停滞を検出していない場合は前記ラッチ 国路に対するデータラッチの制御を行わない ようになしてあることを特徴とするデータ転

(2) 各段を構成するスタテック型並列データラ ッチ国路を複数経列接続してなるデータ転送

前記データラッチ目路それぞれの間に配さ れ、データ伝送方向に沿う前肢のデータラッ チ国路から入力されたデータに対して所定の 処理を施した後にデータ伝送方向に沿う改設 のデータラッチ国路へ出力する論理国路と、

前記データ伝送路の各段に対応して設けら れ、データの転送方向に沿う次段に有意なデ - タが存在しない場合にはデータを連続的に 転送し、次段に有望なデータが先行して存在 する場合にはデータの転送を兼止すべくデー タラッチ信号を制御するデータ転送制御信号 を出力するデータ伝送制御目路と、

前記データ伝送制御信号の状態に基づいて、 データの停滞を検出するデータ停滞検出国路 とを備え、

前記データを送制知回路は、前記データ停 潜検出回路がデータの停港を検出している場合は前記ラッチ回路に対してデータラッチの 制御を行い、前記データ停港検出回路がデータの停滞を検出していない場合は前記ラッチ 回路に対するデータラッチの制御を行わない ようになしてあることを特徴とするバイブライン処理装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明はデータ伝送装置、より具体的にはハンドシェイク方式により非同期的に並列データを転送するデータ転送装置及びこれを使用したパイプライン処理装置に関し、更に群述すれば、データ保持のためにスタティックラッチを使用したデータ転送装置及びこれを使用したパイプライン処理装置に関する。

821への入力データが確定した状態でこれを制御 するハンドシェイク転送制御召略 8.11へSend信号 (データ転送要求信号) S1のパルス*1* を与える と、並列データラッチ821にデータがラッチされ、 組合わせ論理国路831へ出力される。そして、組 合わせ論理詞路831によりデータが処理されて並 列データラッチ822への入力データが確定し、更 にハンドシェイク転送制御回路 8 12からハンドシ ェイク転送調御目路 8 11へ A ck信号A2が与えられ ると、ハンドシェイク転送制御回路811はハンド シェイク転送制御国路 8 12へ5end信号82のパルス *1" を与える。以下伺機にして、Ack信号の返送 に応じてSead信号のパルスがハンドシェイク転送 製御国路 811~ 813を順次51,52,53,54 として伝 措されてゆく。これに伴って、並列データラッチ 821,822,823 の開閉が順次的に制御されて入力デ ータも順次各並列データラッチ821,822,823 間を 転送される.

ここで、入力データは演算の種類を示すオペレ - ションコード部と演算の対象であるデータ部と 【従来の技術】

本願出別人は先に特別的62-36551号においてデータ転送制御目路を提案している。この発明について先ず、第9因乃至第11因を参照して提明する。第9因はパイプライン処理装置の機略構成を示すプロック図であり、ここでは2ステージの標度機である。

このパイプライン処理装領は、直列に接続されたハンドシェイク伝送制御団路811,812,813 それぞれの間に組合わせ論理関路831,832を介在させて直列に接続された並列データラッチ821,822,823等にて構成されている。

なお、組合わせ論理国路831, 832はそれぞれデ コード部とロジック部とにて構成されている。

このようパイプライン処理装置の動作は以下の 如くである。

ハンドシェイク転送制御回路 8 11がデータの受入れ可能な状態であると、ハンドシェイク転送制 側回路 8 11 はアクノリッジ信号(以下 Ack信号と いう) Alを出力する。そして、並列データラッチ

の対にて構成されているとする。入力データは、 オペレーションコード部が組合わせ論理回路831 (832) のデコード部でデコードされて、この結果 に従ってデータ部に対する処理内容、たとえば加 算あるいは減算等が決定され、ロジック部にて処 理される。

このようにして、入力データをパイプライン処 尾装置を通過させることにより、全体として種々 の複雑な処理を実行することが可能である。

但し、パイプライン処理の各段において、次段 が先行するデータにより占有されている場合、快 含すればデータが停楽している場合、後続のデー タはその手前の数で停止される。たとえば並列デー タラッチ 8 22 と 8 23 との間のステージに先行デー タラッチ 8 22 から 8 23 へ転送するためにハンドデー タラッチ 8 22 から 8 23 へ転送するためにハンドシェイク転送制御回路 8 13 に与えられている Send 信 写S3 が 1 に転じても、ハンドシェイク転送 調御回路 8 12 へ返送されないため、ハンドシェイ ク伝送制御回路 8 12から同 8 13に与えられるSead 信号53は"1" を保持した状態で維持される。この ため、以降は後続のデータが順次停止する。

このようにデータ転送が停止する状態に陥った場合においても、それぞれの並列データラッチ821。822、823において確実にデータを保持する必要から、各並列データラッチ821、822、823 の1ビット分は第10図にお照符号11(12)にて示す如きスタティックラッチにて構成されている。低し、第10図においては、データ処理を実行する組合わせ論理回路は省略した単純なデータ転送装置を示している。

第10図において、参照符号11及び12はそれぞれ40ピット幅のデータラッチ回路(第9図の821,822.8 23に相当)を示す論理国路図であり、それぞれ1ピット分のラッチ回路110(120)が40セット並列配置されている。このラッチ回路110(120)はそれぞれインパータバッファ111,112,113(121,122,123)及びトランスファゲート114,115(124,125)等にて構成されている。

フロップ15(17)のリセット油子Rには次段の製御 国路からのアクノリッジ信号和2(AS) が与えられ ている。なおこのアクノリッジ信号和(AS) は 4 入力NANDゲート131(141)の一入力ともなっている。

第1の R-Sフリップフロップ 15(17)の出力適子 Qからの信号はインパータパッファ 134(144)を介してSead信号パルス 52(53)の反転信号 52(53)としてデータラッチ回路 11(12)のトランスファゲート114(124)に与えられている他、次段の製御回路 14の4入 D NANBゲート 141の一入力にも与えられている。また第2の R-Sフリップフロップ 18(18)の反転出力適子でからの信号はインパータパッファ 135(145)を介してデータラッチ回路 11(12)のトランスファゲートゲート 115(125)に与えられている他、自身の4入 D NANDゲート 131(141)の一入力となっている。

また前段からのSead信号パルスS1(S2)は据2の R-Sフリップフロップ18(18)のリセット導子Rに も与えられており、更に4入力HANDゲート131(141) の出力は第2の R-Sフリップフロップ18(18)のセ

13及び14はそれぞれ上述のデータラッチ回路11、12のハンドシェイク伝送製御回路(第9関の811、812、813 に相当)であり、第1の記憶手段としての 8-3フリップフロップ15(17)及び第2の記憶手段としての 8-3フリップフロップ16(18)、データ伝送要求信号受信回路としての4入力WANDゲート131(141)、インパータバッファ134、135、139(144、145、149)、2入力MANDゲートゲート138(148)等にて構成されいる。

なお第1の R-5フリップフロップ15(17) は 2 入力のNANDゲート L32 及び133(142 及び143) にて、また第2の R-Sフリップフロップ16(18) は 2 入力のNANDゲート 1 36及び 1 37(146及び147) にて構成されている。

より具体的には、制御国路13、14の4入力RARB ゲート131(141)の一入力には前段からのSend信号 (データ転送要求信号)のパルス51(52)が与えられており、この4入力RANDゲート131(141)の出力 は第1の R-Sフリップフロップ15(17)のセット編 子Sに接続されている。また第1の R-Sフリップ

ット端子 S にも与えられている。そして、第2の R-Sフリップフロップ16(18)の反転出力端子でか らの信号は一入力としてリセット信号 RESET が与 えられている NANDゲート 138(148)の他入力となっ ている。この NANDゲート 138(148)の出力はインパ ータバッファ 139(149)を介して前段へのアクノリ ッジ信号和 (配) とされると共に自身の 4 入力NAND ゲート 131(141)の最後の一入力となっている。

なお、実際の構成としてはこのようなデータラッチ回路11(12)と製御回路13(14)との組合わせが 複数カスケード接続されている。

上述の知る構成の従来のデータ伝送国路の動作は以下の知くである。

初期状態において、リセット情号RESET が"1" に転じると全信号線が直接初期化される。

Send信号パルス51がデータ転送制御回路13に入力されると、データ転送制御回路13はHANDゲート 1 32及び 1 33からなるフリップフロップ15をセット状態とする。これにより、Send信号52は"1"に 転じ、またその反転出力52は"0"に転じるので、 データ伝送調伽国路13の製御対象であるデータラッチ回路11をラッチ状態(人力変化接止状態)としてラッチ出力が確定される。またこれと同時に、次段のデータ転送制御国路14に対するSead信号52がアクティブ状態*1*に転じるので、次段ではその4入力※ARDゲート141の4入力総でが*1*に転じる。これにより、NANDゲート142及び143にで構成される R-Sフリップフロップ17とBANDゲート146及び147にで構成される R-Sフリップフロップ18の双方がセットされ、アクノリッジ信号配がアクティブ状態*0*に転じる。

アクノリッジ信号尺のアクティブ状態への変化によりデータ転送制御配路13のフリップフロップ15がリセットされ、Send信号S2がノンアクティブ状態*0°に転じる。

この時点において、Seed信号S1が依然としてア クティブ状態*1°であってもフリップフロップ16 は未だセット状態を保持しているので、インバー タ139の出力は"0°であり、4入力NANDゲート131 の全入力が"1°とはなっていなので、再度フリッ

入力された時点では4入力NANBゲート131の全入力S1,8(,頁, 配が"1" になっている。従って、ワード2に対する正常なN2ペルス信号が発生される。

以上の説明から明らかなように、第10図において、ハンドシェイク伝送朝御目路13はSend信号S1を受信し、次ステージへのSend信号S2を発生した時点においてトランスファゲート 114をオフすると共にトランスファゲート 115をオンすることによりラッチ回路 110のノードN1に入力データの値を保持する。Send信号S2が"1"を維持している頃は、上述の状態が維持されるため、インパータ 112及び 113により構成されるラッチ回路が動作してノードN1の信号レベルがスタティックに保持される。

一方、次ステージからのAck信号配を受信すると、これに応答してSead信号5 のレベルが*0* に転じるので、トランスファゲート 114がオンすると共にトランスファゲート 115はオフする。これにより、データラッチ回路11は入力側から出力側への経路が表通し (トランスペアレント) 状態と

ブフロップ15がセットされることはなく、従って 余分なSend届号S2が発生されることはない。

Soud信号S1がこの後一旦ノンアクティブ状態*0°に伝じると、その時点でフリップフロップ16がリセットされ、インバータ139の出力は*1°に伝じる。従ってこの時点で、また仕その後Soud信号S1が再度アクティブ状態に伝じれば、4入力KANDゲート131の全入力が*1°に伝じてフリップフロップ15及び16がセットされ、新たなSoud信号パルスS2が発生される。

上述の一連の動作を第11國のタイミングチャー トに示す。

第11図によれば、時刻 u において、4人力RAKD ゲート 1 31の人力 S1, 81, 81, 87, 82の内、11 と 42とは *1* に役場しているが、47が*0* を維持しているので、新たな111パルスの発生が即割されていることが理解される。

信号Alは、Send信号SIのノンアクティブ状態*0°への変化に呼応して*1°に復増し、従って時期vにおいてワード2に対応するSend信号パルスSIが

なり、後続するデータの登入れが可能になる。 (発明が解決しようとする課題)

ところで、上述のような従来のデータ転送装置においては、一つのデータが適遇する都度、トランスファゲート114(124)及び115(125)のゲート電信を充放電する必要がある。このため、転送すべきデータのピット幅が大であればある程、消費電力が大となり、またこれに伴って発熱量も増大する等の問題が生じる。

本発明はこのような事物に鑑みてなされたものであり、並列データを機能するステージ間でハンドシェイク転送する様の消費電力を削減し得るデータ転送装置及びこれを使用するパイプライン処理装置の提供を目的とする。

(課題を解決するための手段)

本発明のデータ転送装置及びパイプライン処理 装置は、データ転送路上におけるデータの停滞を 検出する手段と、この手段による検出結果に応じ て各ステージのスタティック型データラッチ目路 のフィードバック側のトランスファゲートのゲー ト電極の充放電を許可又は禁止するする手段とを 縫えている。

より具体的には、スクティック型データラッチによりデータの保持を行う必要が生じるのは、データを送路の最終の出力部に詰まりが生じてデータが停滞する場合であることに着目し、本発明ではデータの停滞を検出する手段がデータラッチのは出した場合には各ステージのデーターを指したいない場合は各ステージのデータラッチののはないない場合は各ステージのデータラッチののオートでは低の充敗電を禁止して常時オフ状態とする構成を採っている。

(作用)

本発明のデータ転送装置及びパイプライン処理 装置では、データ転送路上でデータの停滞が生じ ていない場合には各段のデータラッチのフィード パック側のトランスファゲートのゲート電極の充 放電を禁止するので、消費電力が削減され、これ

第2図は上述のデータ転送装置の2ステージ分の論理国路構成を示す国路図である。なお、この第2図においては、40ビット幅の並列データラッチの関閉(トランスペアレント/ラッチの切換え)を構御する信号PA1(PA2)及びPB1(PB2)を発生するための国路201、202、203(211、212、213)及び204、205、206(214、215、216)が付加されている以外は徒来例を示す第10図の国路図と同様の構成である。

このような構成の本発明のデータ転送装置は、 ハンドシェイク転送の制御は従来装置と全く同様 であるので幹細な動作説明は省略する。

本発明のデータ転送装置のデータ転送の調御が 従来装置と異なる点は、2入力 NORゲート204(214) への入力信号STOPが"1" である場合、即ち転送中 の並列データの停滞が検出されない場合には信号 FB1(FB2)は常に"0" に維持され、NチャネルHOS トランジスタであるトランスファゲート115(125) のゲート電極の充放電は行われない点である。

一方、 2 入力 HORゲート204(214)への入力信号 StOPが⁰ である場合、夢ち転送中の並列データ に伴って発熱量も減少する。

(発射の実施例)

以下、本発明をその実施例を示す図面に基づいて詳述する。

第1図は本発明に係るデータ転送装置の概略の 一模成例を示すブロック図である。

図中、 8 60はデータ転送路であり、スクティック型並列データラッチ 8 61~ 8 64を直列接続して 構成されている。

851~854はデータ転送制御回路であり、スタティック型並列データラッチ861~854のフィードバック側のトランスファゲートのゲート電極への入力信号F82のレベルを*0°に固定するための 観御入力強子を有している。

870はデータ停海検出国路であり、データ転送路860の最終段のデータ転送制御四路854から出力されるSend信号(データ転送要求信号)S5を信号CLとして入力し、これが*1*を所定時間機続した場合にその出力信号STOPを*1*から*0*に転じさせる。

の停滞が検出された場合には、 R-Sフリップフロップ138(143)の互出力の反転信号がNチャネルHOSトランジスタであるトランスファゲート115(125)のゲート電極に与えられる。

いま仮に、あるステージでデータが停滞した場合、R-S フリップフロップ133(143)の可出力の反転信号は"0" になるので、トランジスタ115(125)のゲート電権には信号"1" が与えられる。これにより、データラッチ回路11(12)のフィードパック側のNチャネル HOSトランジスタであるトランスファゲート115(125)がオンし、入力側のNチャネル HOSトランジスタであるトランスファゲート114(124)はオフ状態になり、予め入力されていたデータのレベルは並列データラッチ回路によってスタティックに保持される。

次に、データ停滞検出部の構成及び動作につい て以明する。

第3図はデータ停滞検出啓路870の一構成例を 示す試路図である。

このデータ停滞検出回路 870は、電源電位と接

特蘭平2-31266(6)

地電位間に直列接続された抵抗(Rx) 394及びキャパシタ(Cx) 395と、低渡394とキャパシタ395との間のノードMと接地電位間に介装されインバータバッファ392を介してゲートに信号CLが入力されるnチャネルトランジスタ393と、ノードMの電位が入力され信号STOPとして出力するインバータバッファ391等にて構成されている。

本発明装置においては、データは隣接食同士のハンドシェイクによってデータ伝送が制御されるので、次ステージに空きがある、即ち先行するデータによって占有されていない限りデータは順次伝送される。逆に、データが停滞する場合は必ず最終段が結まった状態になる。従って、最終ステージのデータ伝送制御団路 8 54 の Sea 4 億 号であるデータ 停滞検出国路 8 70への入力信号CLは"1"を維持する。

データが順調に転送されている場合には、第11 図に示すタイミシグチャート中のSead信号52回機 に信号CLも"1"と"0"を反復する。

従って、第3図に示すデータ停滞検出回路870

ている場合には"1" を維持する」という特徴を利用すれば、データ停滞検出国路 8 70 はたとえば第 4 図に示す如き構成を保ることも可能である。

即ち、各データ転送制御回路 8 51~ 8 54のSend 信号の論理積信号を論理積回路 8 71により得て信 号STOPを生成することも可能である。

またスタティック型データラッチ国路としては、第5回及び第6回に示す如き構成を採ることも可能である。即ち、第5回に示した構成は CARVER MEAD, LYNN CONMAY 者 "INTRODUCTION TO VLS! SYSTEM"の第71頁のPig. 3.10として公知であり、また第6回の構成は特別昭50-34434号に開示されている。

更に、データ停浦検出国路 8 70の出力信号\$TOP の電位レベルの安定化を図るために、第 7 図に示す如く、インパータ 3 91の出力側に、MANDゲート 397、398及びインパータ 3 96等にて構成されるR-S フリップフロップを付加する構成も可能である。こなおこの場合、 R-Sフリップフロップの出力を反転して負袖理とするためのインパータ 3 98が出

の回路関において、n チャネルトランジスタ 3 93 のチャネル幅が充分大きく、且つ抵抗取394 及びキャベシタCx395 により構成されるRC値路の時定数が充分大きければ、信号CLの*0* 区間ではノードMの電位は急速に降下してDVになるが、信号CLの*1* 区間では時定数が大きいため、相当時間経過した後にもノードMの電位はインバータ 3 91の人力関値電位までは上昇しない。このため、データ停滞検出回路 8 70の出方信号 STOP は常に*1* に能待される。

一方、データが停滞して信号CLの*1*区間が相当時間組続した場合には、nチャネルトランジスタ393がオフ状態になるので、ノードMの電位が徐々に上昇し、遂にはインパータ391の入力関値電位を越えるため、データ停滞検出国路870の出力信号STOPは*0*に転じ、データ停滞が継続する関りは*0*に維持される。

なお上記実施例では、データ停滞検出回路 8 70 をRC回路にて構成してあるが、「ハンドシェイク データ伝送制御回路のSead 借号はデータが停滞し

力偶に必要になる。

ところで、以上の説明はデータ転送装置に関してであるが、第8図に示す如く、第1図中のスタティック型並列データラッチ861~864相互間にそれぞれ組合わせ論理国路831,832,834 を介在させることにより、本発明のデータ転送装置を使用したパイプライン処理を構成可能であることは含うまでもない。


(発明の効果)

以上に辞述した如く本発明のデータ転送装置及びパイプライン処理装置では、データ転送上でデータが停滞せずに順調に転送されている場合には、各スタティック型データラッチ回路のフィードパック側のトランスファゲートをノンアクティブ状態に固定してダイナミック型データラッチ回路として動作させ得るので、消費電波が大幅に削減され、またこれに律って発熱量も低下し、更にこのような本発明の効果は、転送されるべきデータのデータ幅が大であればある程より発師される。


4. 図面の簡単な説明

特別平2-31266(7)


化理人 大岩墙雄




第 3 图



特開平2-31266 (8)





第 2 图




第 5 团


符開平2-31266 (9)








第 9 図



第 10 图



第1頁の続き							
⑫発	男	者	浅	井	文	康	兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・ エス・アイ研究所内
② 発	明	者	山	崎	哲	男	兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社 応用機器研究所内
個発	明	者	嶋		惷	司	兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社 応用機器研究所内

廊 63 12月13 好和

特許庁長官殿

1. 事件の表示

持顧昭63-182107号

2. 発明の名称

データ転送装置及びそれを使用した パイプライン処理装置

3. 網正をする者

事件との関係 特許出職人

住 所

東京都千代田区丸の内二丁目2番3号

称

(601) 三菱電機株式会社 代表者 志 岐 守 哉

4.代 理

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内 (7375)弁理士 大 岩 増 雄 🔆 氏 名

(连桥先03(213)3421特許部) 宣





補正後の特許請求の範囲の全文を記載した書面

2. 特許議求の簽開

(1) 各段を構成するスタティック型並列データ ラッチ国路を複数経列接続してなるデータ転 送路と、

前記データ転送路の各段に対応して設けら れ、データの転送方向に沿う次段に有意なデ ータが存在しない場合にはデータを連続的に 転送し、次段に有意なデータが先行して存在 する場合にはデータの転送を禁止すべくデー タラッチ信号を制御するデータ転送制御信号 を出力するデータ転送制御回路と、

前記データ転送制御信号の状態に基づいて、 データの停滞を検出するデータ停滞検出国路

前記データ転送制御回路は、前記データ停 海検出回路がデータの停浦を検出している場 合は前配ラッチ回路に対して<u>スタティックな</u> データラッチの制御を行い、前記データ停滞 検出回路がデータの停滞を検出していない場 5. 福正の対象

韓国書の「特許経束の範囲」及び「発明の 群様な説明しの欄、並びに関面

- 6. 補正の内容
 - 6-1 明御書の「特許婦女の領囲」の編 別紙の通り。
 - 6-2 明福書の「発明の詳細な説明」の欄
 - 明和書の第12頁14行目に「A2」とあるのを、 「証」と訂正する。
 - 明報書の第12頁18行目に「Al」とあるのを、 「们」と訂正する。
 - (3) 明和書の第21頁16行目に「NANDゲート」と あるのを、「 MORゲート」と訂正する。
 - 6-3 図面

第2関及び第10図を別載の通り訂正する。

- 7. 蒸付資額の目は
 - 山補正後の特許請求の範囲の全文を記載した客

盂

1 1

四张开阅版

1 1

合は前記ラッチ回路に対するスタティックな データラッチの制御を行わないようになして あることを特徴とするデータ転送装置。

(2) 各段を構成するスタティック型並列データ ラッチ網路を複数緩引接続してなるデータ転 送路と、


前記アータラッチ語路それぞれの間に配さ れ、データ転送方向に拾う前段のデータラッ チ囲路から入力されたデータに対して所定の 処理を施した後にデータ転送方向に沿う改改 のデータラッチ同路へ出力する論理回路と、

前配データ伝送路の各段に対応して設けら れ、データの伝送方向に沿う次段に有意なデ ータが存在しない場合にはデータを連続的に 転送し、次段に有意なデータが先行して存在 する場合にはデータの転送を禁止すべくデー タラッチ信号を制御するデータ転送制御信号 を出力するデータ転送制御国路と、

前記データ転送制御信号の状態に基づいて、 データの停滞を検出するデータ停滞検出回路


とを値え、

前記データ伝送制御回路は、前記データ停 滞検出回路がデータの停滞を検出している場 合は前記ラッチ回路に対してスタティックな データラッチの制御を行い、前記データ停滞 検出回路がデータの停滞を検出していない場 合は前記ラッチ回路に対するスタティックな データラッチの制御を行わないようになして あることを特徴とするパイプライン処理装置。



第 2 3

特開平2-31266 (14)



第 10 图